EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER 07235618 PUBLICATION DATE 05-09-95


APPLICATION DATE 25-02-94 APPLICATION NUMBER : 06027079

APPLICANT: MITSUI TOATSU CHEM INC;

INVENTOR : HOSHINO TATSUMI:

INT.CL. H01L 23/12


SEMICONDUCTOR PACKAGE TITLE



ABSTRACT: PURPOSE: To provide a low-priced semiconductor package which can be coped with the increase in number of terminals and also on which conventional technique can be used on a printed substrate.

> CONSTITUTION: A metal base substrate 25, having a patterned copper foil layer 14, is formed on a metal plate 12 through the intermediary of an insulating layer 13, a flange part 16 is formed on the circumference of an aperture part 15 by conducting bending and drawing operations on the above-mentioned metal base substrate 25, and a plurality of protruding parts 17 are provided on the flange part 16. One end of the copper foil layer 14. having a wiring pattern, is exposed to the protruding part 17, and the other end is formed into an inner lead part against a semiconductor integrated circuit element 11. When this semiconductor package 10 is surface-mounted on a printed substrate, the protruding part 17 and the pad on the substrate are corresponded with each other and they are connected by reflow soldering.

COPYRIGHT: (C):1995.JPO



(18 D*国特)的 (12 公 開 特 許 公 報 (A)

(1) 特許出願公開番号

特開平7-235618

(49) 公第日 华成7年(1995) 9月5日

(51:Int.

識切記号

庁内指理番号

技術表示實所

H 0 1 L 23 12

H 0 1 L 23/ 12 L

審査請求	未請述	請求項の数8	OL	(£	9	頁)


(21)出順番号	特願平6-27079	(71)出願人 00000:126			
		三井東圧化学株式会社			
(22)出順日	平成6年(1994)2月25日	東京都千代田区霞が関三丁目2番5号			
		(72)発明者 永峰 邦浩			
		神奈川県横浜市棠区笠間町1190番地 三井			
		東圧化学株式会社内			
		(72)発明者 高橋 清一			
		神奈川県横浜市栄区笠間町1190番地 三井			
		東圧化学株式会社内			
		(72)発明者 石垣 恭市			
		神奈凡県横浜市菜区笠間町1190番地 三井			
		東圧化学株式会社内			
		(74)代理人、が理士、著林、忠			
		最終頁に続く			

(54)【発明の名称】 多端子半導体バッケージ

- 『ここ【要約】

【目的】端子数の増加に対応でき、ブラント基板への従 東からの表面男装技術が使用できる 集価な多端子半導 体ニッケージを提供する。

【構成】金属板10上に絶縁層18を介して回路加口さ れた銅箔層14を有する金属ペース基板25を用し、こ の金属ペース基板25に折り曲げ加工や絞り加工を施し て関口面15の周縁につば部16を有した形状とし、つ は部16に複数の突起部17を設ける。配線パターンに 回路加工された銅箔層14の一端が突起部17に露出す るようにも、他端が半導体集積回路享予11に対するイ



【特許請求の範囲】

【請求項1】 - 銅箔層と金属板とが絶縁層を介して積層 されかけ前記録階層に回路加工が行なわれた金属ベース 基板を用い、前記金属ペース基拠に折り曲げ加工あるい は絞り加山を行なうことによりてば部を備えた形状とさ れた立体印刷基板により構成される、半導体素子搭載用 の多端子半導体バッケージにおいて、

前記しば部面上に複数の突起部が設けられ、前記回路加 工された銅箔層の一端側が前記浜起部の表面に露出し、 記突起部との電気的接続に使用されることを特徴とする。 多端子半導体パッケージ。

【請求項で】 前記各揆起部の頂点が同一平面に対して 実質的に接するように、前記各向起部が配置されている 請求項1に記載の多端子半導体バッケージ。

【請求項3】 前記突起部の形状が生球状である請求項 1または2に記載の多端子半導体パッケージ

【請求項4】 前記突起部の形式が錐状または角柱状で ある請求項1または2に記載の半導体パッケージ。

あり、その屈曲部の曲率半径がり、1 mm以上 5 mm以 下である請求項1ないし4いずれが1項記載の半導体バ ッケージ。

【請水項も】 前記突起部の頂点近傍の曲率半径がり 1 mm以上 2 mm以下である請求項 3 に記載の半導体バ

【請求項7】 前記絶縁層が、伸び率が3.0%以上であ りかつガラス転移温度が160年以上350℃以下であ る熱可塑性ポリイミドで構成されている。請求項1ない しらいずれか1項に記載されている半導体バッケージ。 【請求項8】 前記突起部が、つば部の外周端よりの

0.5 mm以上離れ、かつ個々の突起部が各々0.1 mm 以上離れて生成されている請求項1ないしていずれか? 項に記載の半導体パッケージ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路素子用 の半導体パッケージに関し、特に、半導体集積回路差子 に対して電気的に接続されたアウターリード部分がバッ ージに関する。

[0002]

【従来の技術】集積回路用の半導体ベッケーごとして は、DIP(Dual In-line Package)など各種のものがむ るが、外部端子数の多いLSI用の半導体パッケージと して、フラットバッケージの1種であるQFP(Quad F. at Package)や、関でに示すようなPGA(Pin Grid Arr ay 8 0 などがある。QIPでは、半導体集積回路素子 □10年一方 に接続されたりードが、アウターリード

る。一方、PGA80では、10チップに接続されるサ ードが、ペッケージの下面より、端子(ピンド81とし て導出されて 3名。夏子Pでは、バッケージの外周の4 辺がらしがアッター。一ドが取り出せないため、多ピン 化すなわちアウター、一下に本数を増加させた場合に、 アウターリード相互の問題すなわちピンピッチを洗小化 せざるを得ないが、PGAでは、バッケージの下面全体 をリードの導出空間として利用できるため、端子ビッチ をそれほど狭小化することなく、多ピン化をなすことが 前記回路加工された銅箔層が搭載される半導体素子と前、10、できる。中導体素子の大規模集積化及び半導体素子サイ ズの大型化に伴い、今後、アウターリードの本数は40 $0\sim1000$ 本程度にまで増加すると予想され、この場 台、従来のQRPでは対応困難であると考えられてい

【0003】PGAに対して半導体集積色路素子のバッ ゲージングを行なう場合、下面に夜属製のビン端子があ う付けされかつ上面にはダイパッド及びインナーリード がメタライズ処理によって形成されたセラミックバック ージを使用し、このセラミックバッケージに10チップ 【請求項3】 前記立体印刷基根の形状がスープ皿状で 20 をマウントし、ボンディングワイヤによって10チップ とインナーリードとの電気的接続を完成させた後、セラ ミックまたは金属製の蓋が取り付けられる。この他、セ ラミック基板あるいはプリント基板上にダイバッと及び 10十一月一月をパターン形成し、その後、これらなさ ミック基板あるいはブリント基板の下面に雇子を取付 け、してモップを搭載し、最後に全体を按距でモールド することにより P G A 小のバッケージングを行なう方法

【0004】また、従来のQFPの有する問題点を解決 し、アウターリード間隔の独小化に対応できるものとし て、例えば特開平1-181147号公報に記載された半導体バ ッケージや、本発期者らによる特開平4-6996号員報に記 載された電子回路バッケージがある。特開平1-101357号 公報記載にパッケージは、アルミニウムまたは鯛をベー ス金属とし、絶縁層として数十μm厚のエポキシ樹脂が らなる樹脂層を設け、その後、銅箔を積層してバターエ ングし、プレス加工によって屈曲部を制成したものであ り、中央部に10チップが搭載され、周辺部が下りター ロードとして使用される。また特開平4-6893号公報記載 ケージ下面から多数導出されている多端子半導体パッケー #0 のパッケージは、金属パース基板に対して折り由げ加工 まるいは絞り加工を行なってスープ皿状としたものであ ら、開口面から見てその底部に10チップがでウントさ れ、関目面の周縁部がアウターリードとして使用される ものである。これらバッケージでは、アウターリードが 絶縁層を介して金属基根上に形成された構成となってい るので、アウター(一ドの変形にともなう諸問題を回避 でき、QFPに比べてアウタートード問題を小さくする ことができる。しむしこれらべっケーごでは、基本的に はパッケージの発展1ヶ向からのアウターニート蔵子の としてパルマージ外間(名方印)に複数本導出されてい、30、取り出しとなっているので、アウターパート事数を増え

させる場合に限界がある。

【0005】結局、ある程度以上の多ピン化、多端子化を実現する場合には、PGAなどのようにパッケージド倫からのリード端子など電気的接続部位の等出が不可入となる。PGAの場合、プリント基板へのパッケーにい取付けはピン挿入型の実装となり、プリント基板に設けられたスルーホールにアウターリード端子を差し込む心要がある。しかし、このようなピン挿入型の実装は、設而実装に比べて高密度実装時に実装而様の縮小が困難である。このため、表面実装に適したアウターリード構造 20がさらに求められている。またPGAでは多数のアウターリード端子をろう付けする必要があり、パッケージングコストはQFFと比較するとかなり高くなる。

[0006] 現在、表面実装に適合させるため、アウド ーリード端子を短くしたショートリードPGA。また? ード端子をなくしたBGA(Ball Grid Array)等が開発 されている。図8(a)はBGAの構成の概略を示す下面 図、図 8(b)はBGAをプリント基板に実装した状態を 示す模式断面図である。BGA90では、PGAのアウ ターリード端子の代りにボール状の半田パンプ91がパー20。 ッケージ下面に形成されている。プリント基板92にE GA90を実装する場合、半田パンプ91を電気的接続 部位として、リフロー加熱によりプリント基板を2上の パッドと電気的に接続させている。BCA90では、I でチップ93は、セラミックないしガラスエボキシ製の 基板94上にダイバッド95を介して搭載されており、 基机94上の銅箔配線96(インナーリード)に対して ポンディングフィヤ97によって接続されている。さら に、基板94を貫通するスルーナールピア98が設けら れ、このスルボールピア98を介して銅箔配線96と半 30 田/17791とが電気的に接続されている。さらに、 じチャプを3や銅箔配線を6、ガンディングを1か97 を封止するために、エボキシなとが心なるモールド材が 9が基据94の上面に設けられてつる。

【でりです】しかし上の点においては、パッケージド面に形成される年田パンプの高さが不揃いになりやすく、プリント基板への実装時に接触不良が発生しやすいという問題点のほか、一度表面実装した後にパッケージを取り外した場合には、年田パンプを再度形成する必要があるなどの問題点がある。

[0008]

れかつ前記録落層に回路加工が行なわれた金属へ一次基板を用い、前記金属ペース基板に折り曲げ加工あるいは終り加工を行なうことによりつば部を備えた形状とされた立体印刷基板により構成される。半導体素子搭載用の多端子半導体バッケージにおいて、前記つば部面上に複数の突起部が設けられ、前記回路加工された銅箔層の一端側が前記突起部の表面に露出し、前記回路加工された銅箔層が搭載される半導体素子と前記突起部との電気的接続に使用される。

0 [0010]

【作用】本発明の多端子半導体パッケージでは、つば部 に形成され鉤箔層の一端が露出する突起部が、この多端 子半導体バッケージと他のプリント配線基板などとの電 気的接続部位として使用される。すなわちこの疾起部 は、PGAバッケージでのアウターリード端子や、BG Aバッケージでの半田バンプに相当することになる。本 発明の多端子半導体パッケージは、従来のPGAと比較 してピン状のアウターリード端子を取り付ける必要がな く、また金属ペース基板に曲げ絞り加工やプレス加工を 施すことで突起部を形成できるので、パッケージ形成工 程が廉価に行なえ、かつアウターリード端子をそう付け するよりもピンピッチを狭小化でき、さらなる多端子 化、多ピン化が可能である。突起部が金属ペース基板と 一体化した構成となっているので、BGAと比較して、 一度表面実装された半導体バッケージを取り外し再度そ のままで表面実装すること可能である。

【0011】本発明の半導体バッケージにおいて 金属 ベース基板を構成する金属板としては、厚み0 05~2.0mm程度がものが使用されるが、好ましくは厚さ0.1~1.0mmのアルミニウム、洋白や真鍮等の鋼合金、銅、銅グラッドインバー、ステンレス質、鉄 ケイ 美鶏、電解酸化処理されたアルミニウム等を用いることができる。

【0012】本発明に用いてれる絶縁層としては、例えば、エボキシフと、一つ、ビスコンゴミド等の熱硬化性樹脂、及びボリアミドイミト、ポリスルフォン、ポリバデパン酸、ボリフェエレンサルファイド等の熱可塑性樹脂、及び熱可塑性ボドイミドの前駆体であるボリアミド酸ソニスを加熱イミド化して得られるものを使用できる。あるいは耐熱性有機最分子フィコム、例えばボリイミド、ボリアミドイミド、アラミド、ボリエーデルスル

・北海戦闘という。 会選実製技術が使用できる。服無な象帯ディ講体 かった - ごを推供することにある。

100

AND SECTION SE

ド酸ワニス あるいは熱可塑性ポリイミドを塗布し乾燥 し、積層させてもかまれない。

【0 0 1 3】前述の絶縁層材料を組み合わせて用いるこ とも可能である。さらに、放熱性を向上させる目的で 曲げ等の機械加工性を明書しない範囲で、前記絶縁層に 無機フィラを加えても構わない。これらフィラとして は、アルミナ、シリカ、炭化ケイ素、窒化アルミニウ ムー変化士む素等が挙げられる。

【り014】このような絶縁層のうち、本発明において 性ポリイミドであって、ガラス転移温度(Tv)が1.6 0 電以上きる 0 電以下であり、JIS (日本工業規格) 一〇2318に規定された方法により測定される破断時 の伸び率が30%以上のものである。ガラス転移温度を 上述のように規定することにより、金属板ー銅箔層間の 接着強度とロイヤボンディンプ時の熱信頼性がごもに優 れたものとなる。また伸び割30%以上とすることによ り、機械加工時の信頼性が優れたものとなる。このよう な熱可塑性ポリイミドにおいても、もちろん無機フィデ を握入することができる。

【0015】本発明において、導体層形成に使用される 銅箔層には、比較的に安価に容易に入手可能な、市販ご 電解銅箔、圧延銅箔等が用いられる。本発明において は、回路加工された銅箔層が、インナーリードおよびア ウターリートに相当する。銅箔層の回路加工の方法とし ては、通常σ プリント配線基板で使用される公知のバタ ーニング (エッチング) 法などが使用できる。

【0016】パターニングされた銅箔層表面には、後述 のワイヤボンディングを行なうために、N:「Auメッ い。このメッキ処理は、各部の曲げ加工を行なう前に実 施することも可能であるが、曲げ加工後に行なう方が、 信頼性の面で優れている。

【0017】金属板、絶縁層、匍箔層を相互に積層する 方法としては、熱コール法や熱ブレス法等がある。また 金属板上に絶縁層を形成後、萃着法またはメッキ法など で導体層としての銅箔層を形成するビルドア・プ法も使 用可能である。

【0.018】本発明において、放熱性の改善のためなど は、金属パース基板上の絶縁層を除去する必要がある。 絶縁層を除去する方法として、熱ブレス法における場合 には、除去部分を打ち抜き加立するが、または熱ブレコ 後のNCルータによる朝削除去、ウェットまたはドライ エッチング法、レーザ加工法が用いられる。

【0019】絶縁層がポリイミトからなる場合、ウエッ トエッチングとしては、アルカリ路被エッチングが用い られ、例えば水酸化カリウム、水酸化ナトリウム等のア ルコール溶液を用いることができ、必要に応じてこれに ヒトラアン化合物を加えてもよい。

【0020】ドライエッチングとしては酸素プラズマを 用いたプラブマ灰化法や反応性イオンエッチレグ法等が あり、必要に応じてごと、等のサルオロカーポン系のガ スを混合してもよい。レーザ加工法としては、エデンマ レーザや英配ガスレーザーアムルレーザなどを使用する 方法があり、エキシマレーぜとしては例えばAェF系及 びKェFキのものを挙げることかできる。

【0021】本発明における絞り、曲げ機械加工は、通 常の金型を用いたプレス加工で行なうことができる。国 - 最も好ましいものは、主鎖にイミド構造を有する熱可塑 - 10 - 路加工された鋼箔層を絞り加工時に保護するために、金 型表面に樹脂をコートして用いたり、銅箔層の配線パタ ーン形状に合むせて金型に四形状を設けてもよい。 探紋 り、曲率半径が小さい曲げ加工においては、熱をかけて の加工や、絶解層を溶剤等で腫爛させる等の処理を行な ってもよい。

> 【0.0.2.2】本発明の半導体バッケージの断面刑状は適 宣選択し得るが、加工の優位性からたとえばスープ風型 とし、その風由部での曲字半径が 0.1 mm~ 5.0 mm の範囲となるように加工を行なうことが寧ましい。後述 20 の実施例では1 0 mmとした。

【0023】つば部に形成される複数の密起部は、加工 こ優位性及びプリント基权への電気的接続信頼性を考慮 して、その形状は例えば半球状とする。あるいはこの形 料は、円錐、三角錐などの錐状や、汚形すなわち四角柱 などの角柱状とすることも可能である。いずれの形状に せよ、各字起部の頂点(原面)が同一平面に対して実質 的に接するようにすることが望ましい。つば部に設ける は、る突起部の形成汚法としては、殺り機械加工や、通常 ○金型を用いたプレス加工で行なうことができる。立体 キ、Agメッキ等のメッキ処理を行なうことが好まし、30 印刷基板としてスープ皿状に絞り加工や曲げ加工を行な うときに、つば部面に同時にプレス加工で突起部を形成 することも可能であるし、スープ皿状に加工した後、別 の金型を用いたプレス加工で突起部を形成することも可 能である。突起部において、接続信頼性を高め、絶縁層 や銅箔層に損傷が生じることを防ぐために、その曲率半 径は、 $0.1\sim2.0$ mmの範囲となるようにすることか 室ましい。後述の実施例では曲率半径を0.5mmとし た。さらに、ブリント基板への街装時における金属板側 との短絡を防ぐために、突起部はつば部の外周端から に半導体集積回路素子を全属板上に直接搭載するときに、40-0.05mm以上離れて形成されるようにすることが望 ましい。また、突起部相互の短絡を防ぎ、突起部間に配 # ベター:などを通過させるために、個々の突起部が各 々り、1mm以上離れて形成されるようにすることが望 ましい。

> 【0024】本発明の半導体パッケージと半導体集積回 路素子とに接着には、ダイポンディングとして金ーシリ コン共晶を用いた熱圧着法、あるいは導電性接着樹脂を 用いる方法 半田メーキ、金メーキ、鑑メーキ等が用い られる。半導体集積回路素子と配線パターンである回路 Sil 加口された銀箔層との電気的接続には、ロイヤボンディ

シガ油またパンプ形成を用いたフリップチップ独などか 用いられる。

【0025】本発明の多端子半痔体ベーガージ上に搭載 される半導体集積国路素子の個数は1両に限定されるも J ではなく、複数個の業子を搭載することも可能であ と。複数個の素子を搭載する場合、各素子間の旧柱の配 森は、銅箔層を用いるか、またはポンディンプロイヤを 併用する方法を採用する。また搭載した半導体集積回路 素子は一般に気密封止されるが、気密封止には、例えば エボキシ樹脂等によるトランスファモールド成形または 10 ポッティング法を使用することができる。封止樹脂には 放熱性及び熱膨張係数整台等の理由により、必要に応じ て無機フィラ(アルミナ、シリカ、窒化アルミニウム、 窒化ケイ素、窒化ホウ素、炭化ケイ素など)を混入す。

【0026】本発明の半導体バッケージをプレント基板 に表面実装する場合には、表面実装法として通常の半田 グリーム印刷法が使用される。半田グリームとしては、 不定形状あるいは球形の共晶半田(Sn63%、Pb3 7%) または高温半田 (Sn5%、P595%) などの **丰田粒子を含むものが使用できる。半田クリームの印刷** 後、自動搭載機によりプリント基板上に本発明の半導体 パッケージを搭載し、リフロー炉を集ねて半田付けを行 なう。リフロー炉としては、赤外線加熱及びエアー併用 タ1プ、窒素リフロー、及びベーバーフェイプタイプの ものなどを使用することが望ましい。

[0027]

【実施例】以下、本発明の実施例について、関面を参照 して説明する。

【0028】《第1実施例》出1(a)は本発明の第1実 *30* 旋倒の半導体パッケードの上面図、図 1 Tbl. (c)はそれ ぞれこの中導体に、キープの側面区、上面斜視図であ 1、図2は、B.1 (a)のA-A 線での断面図である。

【8(29】この半導体ニーニーご1(は、半導体集権 5-- 跨數子 11 ぐチップ: 1.1を搭載するものである。半 導体バッケージ:0は、金属板12上に絶縁器13を介 して銅箔屑14が積層された金属ペース基板25を使用。 し、銅箔層14に対して回路パターンを形成した後に、 金属ペース基板25に対して折り曲げ加止あるいは絞り らに関ロ面18の周線に形成されたつば部16の表面に

無電解メッキ法により厚さ O. 0.5 ~ O. 1 μmの金(A u: 層(不図示) 1 研(成されて) - る。

【0.0.3.0】突起部17の形状は半珠状であって、アン プ加状部の風面とは逆方台(図10)および図2におい | 寸図示下方向にで出している。各定起部17の頂点 は、同一平面に対して実質的に接するようになってま り、後述の説明から明らかなように、この平面は「この 半導体パッケージが実装されるプリント基板に相当す る。スープ皿状部の各屈曲部、すなわち底面を取り囲む | 阻曲部18と、つば部16および関コ面15の境界に位 置する屈曲部19は、いずれも曲率半径(内半径)が 1.0mmとなるように加工されている。半球状力突起 部17の曲率半径(外半径)は(0.5 mmとなってい)

【0031】図3は、この半導体パッケージ10を開口 面15側から見た図である。銅箔層14は、回路加工に よって、突起部17にそれぞれ対応する配線パターンと されており、各配線パターンの一端側は突起部17に至 ってその突起部17の外周に沿った形状の円形部となっ ている。したがって、突起部17の表面は配線パターン によって優われており、これによって突起部17におい て配線バターンすなわち網箔層14が露出する構成とな っている。各配線パターンの他端側は半導体集積回路素 子 1 1 の近傍のインナーリード領域にまで延びている。 【0032】突起部17の外周部からつば部16の外周 端までの距離、すなわち図3のxは、0.05mm以上 となっている。これは、この半導体バッケージ10を他 のプリント基板などに実装する際に手田の回り込みなど によって突起部17と金属板12とが短絡することを防

3 のyは、C. 7 mm以上に設定されている。 【0 1 8 8】 金属板 1 2 としては厚み 0, 2 mmに鋼板 を明し、絶縁器18と1では、同共東田化学(株・製の 熱可塑性ポリイミトの中からガラス転移温度が160℃ ~350℃であって118-02318に規定される伸 び率が30%以上であるものを選択して使用した。絶縁 图13の埋みは20mmとした。鋼箔層14としては厚 が亡を行なって関ロ面16を有するスープ血状にし、さしかしさ1トラムの調節を用い、金属板12、絶縁署13枚び

鋼箔層ではは熱プレス法により相互に接着・積層を行な

ぐためである。また、隣接する突起部17の間に、他の

| 興起部17人の配線パターンを通過させるために、これ

ら隣接する突起部1.7の外周部相互の間隔、すなわちば

大都最上では許くゴエバンを(1606年また)されて「上解収) いておて、マーまた、包路・ターには円成された網路層 りゅう表面では、曲点約とからを行なった後に、無電解

業績の経済としてはも遺体 システーシェムプラス アー・ステートは、ゲーン・コン共晶法、海電性接着 新、声音いば単世、帝、麓は、中等には一て探さされて i Borrio 77 2

半導体集積回路素子11の近傍にまで延びているが、配 線 パターンのインナーリート部に相当するボンディング 飯城と半導体集積回路素子11とが、ポンディングワイ ヤコロによって電気的に接続されている。

【①)35】さらに、半導体集積回路素平11及びポン ディングワイヤ20の気密封土のために、つば部16を 除いて、トラレスファモールド成形によって、フィラ (アルミナ、シリカ、電化アルミニウム、電化ホウ素) 等)入りのエポキシ樹脂21が充填されている。エオキ より、半導体リッケージ100機械的強度も向上する。

【ささ35】次に、この半導体パッケージのブッント基 板との表面実装について、図りを用いて説明する。

【ロじ37】プリント基板22つの半導体バッケージ1。 ()の実装は、発起部17において露出している銅箔層1 4とプリント基板22上のパッド(不図示)とを半田ス ィ: 一ト23によって接合することにより、すなわち通 常で手田クリーム印刷法によって行なわれる、まず、突 起部17に対向する位置にバッドが形成されたプリント 搭載機によって半導体パッケージをプリント基板上に搭 載し、最後のリアロー炉によってリアロー加熱を行なう。 ことにより、丰導体ペッケージ100表面実装が完了す

【OO38】「第2実施例」上述の第1実施例において 突起部10%は2列格子で計70個設けられていたが、本 発明の多端子半導体で、ケージでの跨起部の配置および 個数は任意である。図るに示す半導体バッケーご30で は、半球状の突起部31の面率半径を小さくし(例えば) - 0.25mm 、開口面を囲む各辺のつば部において3-30-【回面の簡単な説明】 列以上あるいは千鳥格子状に突起部31を配列すること により、限られた面積内により多くの電気的接続部位を 設けることが可能となる。

【0039】また、突起部の形状は半球状に関立れるも のではない。図 $6(a)\sim c$)に示されるように、変起部を 形成する際の絞り加工やプレス加工によって絶縁層13 及び網箔屬14が損傷を受けることがなく、プリント基 板への接続信頼性が保たれる範囲において、種々の形状 とすることができる。図 6 tarに示したものでは、突起 部30は半球を高さ方向に長しした形状となっている。 40 る鉄起部の配置を示す例である。 図6(t)に示したものでは、突起部33は、さらに高さ 方向に長くした形状であって、円錐状に近い形れとなっ ている。図6(c)に示したものでは、突起部34は角柱 、方モ・状となっている。この他、三角錐状の突起部と することも可能である。

[0040]

【発明の効果】以上説明したように本発明は、絶縁層を 介して回路加工された銅箔層を有する金属ペーで基板を 使用し、金属ペース基板に折り曲げ加工あるいは絞り加 11を行なうことによりつば部を備えた形状とし、さらに「茲」))

つば部面上に複数の突起部を設けて他のプリント基板な ととの電気的接続品位とすることにより、PGAにおけ るようなアウターリード端子のろう付け作業やBGAに まけるような平田バレブの心成を行なうことなしに、廉 価に多端子(多ビン)の生導体パッケージを作製するこ とができるという的異がある

10

【0041】本帝明の多姓子半導体パッケージの外部接 統端子数は、パーケージの下面の全領域を使用できるB GAと比較すれば拘るものの、PGAと比較した場合に シ虧脂21を半導体パッテージ10内に完填することに 10 は 11PGAのビンピッチよりも突起部のピッチを狭小化 できるため、PGAの1.5~2倍程度まで外部接続端 子数を増加させることが可能である。この場合の突起部 相互のピッチは、QFPによる表面実装時に問題になる ような $0.3\sim0.5$ mm程度の独小ビッチである必要は な $1.0.8 \sim 1.0 mm程度のビッチで十分な外部接続$ 端子数を確保することができる。

【0042】本発明の多端子半導体パッケージにおい て、つば部に設けれる突起部は、金型等による機械的加 工により金属ベース基板自身で形成されるため、EGA 基板を用意してバッド上に半田ケリームを印刷し、自動 20 に申いられる半田バンブより形状の安定性が良く、末た 高さの不揃いを小さくすることができる。一度プリント 基板に装面実装された後に修理などで取り外した場合で あっても、再度そのままで表面実装を行なうことが可能 である。

> 【0043】本発明の多端子半導体パッケージは、ダイ ボ、ディングや、フィヤボンディング技術、あるいはブ リ、ト基板への表面実装技術など、従来からの技術を適 用することが可能なまで、主導体集積回路用のバッケー ジの多ピン化に寄与することが大である。

【15.1】(a)は本発明の第1実施例の半導体パッケージ を中す上面図、(t)、(c)はそれぞれ図1 (a)の半導体パッ ケージの側面図、上面斜視的である。

【国2】図1(a CA-A)線での断面図である。

【に3】図I(a)ご手導体バッケージをその開口面側が ら見た図である。

【四4】 四1 (a) こ半導体 コッピージをプリント基板上 に須装した状態を示す断面限である。

【195】本発明の第2実施例の主導体パッケージにおけ

【図 6】(a), (b), (c)はそれぞれ突起部に形状を示す破 断斜視医である。


【同7】従来の半導体ペッケージの一例であるPGAの 構成を示す終視図である。


【I.S】(a)は従来の半導体ペーケージの一例であるB G点の構成を示す下面図。(b)はプリント基板上へのB GAの実装方法を示す模式断面図である。

【符号の説明】

1.0 3.0 半導体 ニュケーシ

半導体集積回路基子





コロントオードの続き

(門)発明者 星野 ▲雲▼

一种意用県横浜市栄区笠間町1190番地 三井 東尾化学株式会社内

				٠
		•	•	
			,	